Microcontrolere SPC5634MF2MLQ80 pe 32 de biți – MCU NXP MCU pe 32 de biți, nucleu Power Arch, 1,5 MB Flash, 80 MHz, -40/+125 °C, grad auto, QFP 144
♠ Descrierea produsului
| Atributul produsului | Valoarea atributului |
| Producător: | NXP |
| Categorie produs: | Microcontrolere pe 32 de biți - MCU |
| RoHS: | Detalii |
| Serie: | MPC5634M |
| Stil de montare: | SMD/SMT |
| Pachet/Cutie: | LQFP-144 |
| Miez: | e200z3 |
| Dimensiunea memoriei programului: | 1,5 MB |
| Dimensiunea RAM de date: | 94 kB |
| Lățimea magistralei de date: | 32 de biți |
| Rezoluție ADC: | 2 x 8 biți/10 biți/12 biți |
| Frecvența maximă a ceasului: | 80 MHz |
| Număr de I/O-uri: | 80 I/O |
| Tensiune de alimentare - Min: | 1,14 V |
| Tensiune de alimentare - Max: | 1,32 V |
| Temperatura minima de functionare: | -40 C |
| Temperatura maxima de functionare: | + 150 C |
| Calificare: | AEC-Q100 |
| Ambalare: | Tavă |
| Tensiune de alimentare analogică: | 5,25 V |
| Marca: | NXP Semiconductors |
| Tip de memorie RAM de date: | SRAM |
| Tensiune I/O: | 5,25 V |
| Sensibil la umiditate: | da |
| Produs: | MCU |
| Tip produs: | Microcontrolere pe 32 de biți - MCU |
| Tip memorie program: | Flash |
| Cantitate pachet din fabrică: | 60 |
| Subcategorie: | Microcontrolere - MCU |
| Temporizatoare Watchdog: | Timer Watchdog |
| Partea # Aliasuri: | 935311091557 |
| Greutate unitară: | 1,319 g |
♠ Microcontrolere pe 32 de biți - MCU
Aceste microcontrolere auto pe 32 de biți sunt o familie de dispozitive system-on-chip (SoC) care conțin toate caracteristicile familiei MPC5500 și multe caracteristici noi, cuplate cu tehnologia CMOS de 90 nm de înaltă performanță, pentru a oferi o reducere substanțială a costului pe caracteristică și semnificativă. îmbunătățirea performanței.Miezul procesorului gazdă avansat și rentabil al acestei familii de controlere auto este construit pe tehnologia Power Architecture®.Această familie conține îmbunătățiri care îmbunătățesc încadrarea arhitecturii în aplicațiile încorporate, include suport suplimentar de instrucțiuni pentru procesarea semnalului digital (DSP), integrează tehnologii, cum ar fi o unitate de procesor de timp îmbunătățită, convertor analog-digital în coadă îmbunătățit, rețea de control a zonei și un sistem modular de intrare-ieșire îmbunătățit, care este important pentru aplicațiile de generație inferioară ale sistemului de propulsie de astăzi.Această familie de dispozitive este o extensie complet compatibilă cu familia MPC5500 de la Freescale.Dispozitivul are un singur nivel de ierarhie de memorie constând din până la 94 KB SRAM pe cip și până la 1,5 MB de memorie flash internă.Dispozitivul are, de asemenea, o interfață magistrală externă (EBI) pentru „calibrare”.Această interfață de magistrală externă a fost proiectată pentru a suporta majoritatea memoriilor standard utilizate cu familiile MPC5xx și MPC55xx.
• Parametrii de operare
— Funcționare complet statică, 0 MHz– 80 MHz (plus 2% modulație de frecvență – 82 MHz)
— –40 ℃ până la 150 ℃ domeniul de funcționare a temperaturii joncțiunii
— Design cu putere redusă
- Putere de disipare mai mică de 400 mW (nominală)
– Proiectat pentru gestionarea dinamică a puterii de bază și periferice
– Poartă de ceas controlată de software pentru periferice
– Mod de oprire cu putere redusă, cu toate ceasurile oprite
— Fabricat în proces de 90 nm
— 1,2 V logică internă
— Sursă de alimentare unică cu 5,0 V -10％/+5% (4,5 V până la 5,25 V) cu regulator intern pentru a furniza 3,3 V și 1,2 V pentru miez
— Pini de intrare și ieșire cu interval de 5,0 V -10%/+5% (4,5 V până la 5,25 V)
– Niveluri de comutare CMOS VDDE 35%/65% (cu histerezis)
– Histerezis selectabil
– Control selectabil al ratei de mișcare
— Pini Nexus alimentați de o sursă de 3,3 V
— Proiectat cu tehnici de reducere a EMI
– Bucla blocată în fază
– Modularea în frecvență a frecvenței ceasului sistemului
– Capacitate de bypass pe cip
– Viteza de rotire și puterea de acționare selectabile
• Procesor de bază e200z335 de înaltă performanță
— Modelul de programator Power Architecture Book E pe 32 de biți
— Îmbunătățiri de codificare cu lungime variabilă
– Permite setului de instrucțiuni Power Architecture să fie codificat opțional într-un mix de instrucțiuni pe 16 și 32 de biți
– Rezultă o dimensiune mai mică a codului
— CPU cu o singură problemă, compatibil cu tehnologia Power Architecture pe 32 de biți
— Execuție în ordine și retragere
— Gestionarea precisă a excepțiilor
— Unitate de prelucrare a sucursalei
– Adunator dedicat pentru calculul adresei sucursalei
– Accelerarea ramurilor utilizând Branch Lookahead Instruction Buffer
— Unitatea de încărcare/depozitare
– Latența de încărcare cu un singur ciclu
– Complet canalizat
– Sprijin Big și Little Endian
– Suport de acces nealiniat
– Zero încărcare pentru utilizare bule de conducte
— Treizeci și două de registre de uz general (GPR) pe 64 de biți
— Unitate de gestionare a memoriei (MMU) cu 16 intrări pentru traducere complet asociativă, cu TLB
— Autobuz de instrucțiuni și magistrală de încărcare/stocare separată
— Suport de întrerupere vectorizat
— Latența de întrerupere < 120 ns @ 80 MHz (măsurată de la cererea de întrerupere până la execuția primei instrucțiuni de gestionare a excepțiilor de întrerupere)
